WikiDer > Steuerbus
Das Steuerbus oder Steuerbus ist der Teil der System Bus eines Computers, der die verschiedenen Teile verbindet und über den Befehle ausgetauscht werden können. Er arbeitet in Verbindung mit der Adressfeld und der Datenbus.
Die Anzahl der Leitungen des Steuerbusses ist unterschiedlich. Als Beispiel geben wir die Zeilen der Z80.
In Ruhestellung führen die Leitungen Hochspannung, in Aktivstellung Niederspannung. Dies wird durch einen Apostroph hinter dem Namen angezeigt.
| Name | Ein/Aus-Prozessor | Bedeutung |
|---|---|---|
| MREQ' | von | Der Bus ist aktiv, Speicher wird gelesen oder geschrieben |
| IOREQ' | von | Der Bus ist aktiv, ein Peripheriegerät wird gelesen oder geschrieben |
| RD' | von | lesen. |
| WR' | von | schreiben. |
| M1' | von | Lesen einer ausführbaren Anweisung. |
| AKTUALISIERUNG' | von | der Prozessor sendet eine 7-Bit-Adresse für eine dynamische Speicherauffrischung aus. |
| WARTEN' | im | Der Prozessor muss warten, bis das Lesen oder Schreiben abgeschlossen ist. |
| IRQ' | im | unterbrechen. |
| NMI' | im | nicht maskierbarer Interrupt (flankensensitiv). |
| STOPP' | von | Prozessor hat einen HLT-Befehl ausgeführt und wartet auf IRQ, NMI oder RESET. |
| ZURÜCKSETZEN' | im | Prozessor muss von Grund auf neu booten. |
| BUSRQ' | im | ein anderes angeschlossenes Gerät möchte die Kontrolle über den Bus übernehmen (z.B. für DMA). Der Prozessor muss in den Bus einsteigen dreistaaten stellen. |
| BUSACK' | von | der Bus befindet sich im Tri-State und das andere Gerät darf den Bus verwenden. |
Tri-State: Die meisten Ausgänge sind entweder hoch oder niedrig. Der Prozessor bestimmt dann den Pegel. Einige Ausgänge können aber auch elektrisch getrennt werden, sodass ein anderer angeschlossener Chip den Pegel der Leitung bestimmt. Ein solcher Ausgang wird Tri-State (drei Zustände) genannt. Der getrennte Zustand wird auch Tri-State genannt.
zeitliche Koordinierung
Ein Buszyklus läuft wie folgt ab.
- Der Prozessor setzt eine Adresse auf dem Adressbus.
- Wenn Daten geschrieben werden müssen, werden die Daten auf den Datenbus gelegt. Wenn Daten gelesen werden müssen, geht der Datenbus in den Tri-State, damit der Prozessor den Datenbus als Eingabe verwenden kann.
- Wenn ein Befehlscode gelesen wird, wird M1' aktiviert. Es ist nicht wichtig für den Speicher, aber einige Chips (unter anderem Interrupt-Controller) hören zu Datenverkehr und müssen wissen, wann eine Anweisung gelesen wird.
- Wenn ein Lesen erforderlich ist, wird RD' aktiviert. Wenn ein Schreiben erforderlich ist, wird WR' aktiviert. Viele andere Prozessoren vermissen die Zeile RD' und daher reicht es aus, WR' aktiv zu machen oder nicht.
- Wenn alle diese Leitungen auf einem stabilen Pegel sind, wird MREQ' oder IOREQ' aktiviert. Die angeschlossenen Chips dürfen nun auf den Bus antworten.
- Kann ein angeschlossener Chip den Befehl nicht schnell genug verarbeiten, aktiviert er die WAIT'-Zeile. Der Prozessor wird dadurch während eines Taktimpulses gestoppt.
- Schließlich wird der Bus wieder zur Ruhe gebracht und der nächste Zyklus kann beginnen.