WikiDer > Когерентный интерфейс ускорительного процессора

Coherent Accelerator Processor Interface
Когерентный интерфейс ускорительного процессора
Год создания2014; 6 лет назад (2014)
Сделано
Заменяет
Интернет сайтopencapi.org

Когерентный интерфейс ускорительного процессора (CAPI), это стандарт высокоскоростной шины расширения процессора, изначально предназначенный для наложения поверх PCI Express, для прямого подключения Процессоры к внешним ускорителям вроде GPU, ASIC, ПЛИС или быстрое хранение.[1][2] Он предлагает низкую задержку, высокую скорость, возможность прямого доступа к памяти между устройствами разных архитектуры наборов команд.

Более подробную информацию и документацию по CAPI можно найти на Консорциум OpenCAPI веб-сайт и Портал IBM для OpenPOWER.

История

Масштабирование производительности, традиционно связанное с Закон Мура- начиная с 1965 года - начала сокращаться примерно в 2004 году, поскольку обе компании Intel Прескотт архитектура и IBM Сотовый процессор подтолкнул к рабочей частоте 4 ГГц. Здесь оба проекта натолкнулись на стену теплового масштабирования, в результате чего проблемы отвода тепла, связанные с дальнейшим увеличением рабочей частоты, в значительной степени перевешивали выгоды от более короткого времени цикла.

За последующее десятилетие лишь некоторые коммерческие продукты ЦП превышали 4 ГГц, при этом большинство улучшений производительности теперь связано с постепенным улучшением микроархитектур, улучшенной системной интеграцией и более высокой плотностью вычислений - это в основном в форме упаковки большего количества независимых ядер в такие же умирают, часто на расход пиковой рабочей частоты (24-ядерный процессор Intel Xeon E7-8890, выпущенный в июне 2016 года, имеет базовую рабочую частоту всего 2,2 ГГц, чтобы работать в рамках ограничений, связанных с потребляемой мощностью 165 Вт для одного сокета и бюджетом на охлаждение).

Там, где был достигнут значительный прирост производительности, он часто был связан со все более специализированными вычислительными блоками, такими как блоки GPU, добавленные к кристаллу процессора, или внешние ускорители на базе GPU или FPGA. Во многих приложениях ускорители борются с ограничениями производительности межсоединения (пропускная способность и задержка) или с ограничениями, связанными с архитектурой межсоединения (такими как отсутствие согласованности памяти). Особенно в центрах обработки данных улучшение межсоединений стало первостепенной задачей при переходе к гетерогенной архитектуре, в которой оборудование все больше адаптируется к конкретным вычислительным рабочим нагрузкам.

CAPI был разработан, чтобы позволить компьютерам более легко и эффективно подключать специализированные ускорители. Работа с интенсивным использованием памяти и вычислений, например матричные умножения для глубоких нейронные сети могут быть выгружены на платформы с поддержкой CAPI.[3] Он был разработан IBM для использования в МОЩНОСТЬ8 системы, которые появились на рынке в 2014 году. В то же время IBM и несколько других компаний основали Фонд OpenPOWER построить экосистему вокруг МОЩНОСТЬ основанные на технологиях, включая CAPI. В октябре 2016 года несколько партнеров OpenPOWER сформировали Консорциум OpenCAPI вместе с дизайнером GPU и CPU AMD и проектировщики систем Dell EMC и Hewlett Packard Enterprise распространить технологию за пределы OpenPOWER и IBM.[4]

Выполнение

CAPI

CAPI реализован в виде функционального блока внутри ЦП, называемого прокси-сервером согласованного ускорителя (CAPP), с соответствующим блоком на ускорителе, называемым Power Service Layer (PSL). Модули CAPP и PSL действуют как каталог кэша, поэтому подключенное устройство и ЦП могут совместно использовать одно и то же пространство когерентной памяти, а ускоритель становится функциональным блоком ускорителя (AFU), равноправным другим функциональным блокам, интегрированным в ЦП.[5][6]

Поскольку ЦП и AFU используют одно и то же пространство памяти, могут быть достигнуты низкая задержка и высокая скорость, поскольку ЦП не должен выполнять переводы памяти и перетасовки памяти между основной памятью ЦП и пространствами памяти ускорителя. Приложение может использовать ускоритель без специальных драйверов устройств, так как все включено общим расширением ядра CAPI в операционной системе хоста. ЦП и PSL могут читать и писать напрямую в память и регистры друг друга, как того требует приложение.

CAPI

CAPI накладывается поверх PCIe Gen 3, использующий 16 линий PCIe, и является дополнительной функцией для слотов PCIe в системах с поддержкой CAPI. Обычно на таких машинах есть специальные слоты PCIe с поддержкой CAPI. Поскольку на процессор POWER8 приходится только один CAPP, количество возможных модулей CAPI определяется количеством процессоров POWER8, независимо от количества разъемов PCIe. В некоторых системах POWER8 IBM использует двухчиповые модули, тем самым удваивая пропускную способность CAPI для каждого сокета процессора.

Традиционные транзакции между устройством PCIe и ЦП могут занимать около 20000 операций, тогда как подключенное устройство CAPI будет использовать только около 500, что значительно снижает задержку и эффективно увеличивает пропускную способность из-за снижения накладных расходов на операции.[6]

Общая пропускная способность порта CAPI определяется базовой технологией PCIe 3.0 x16, достигая максимальной скорости около 16 ГБ / с, двунаправленной.[7]

CAPI 2

CAPI-2 - это постепенное развитие технологии, представленной в процессоре IBM POWER9.[7] Он работает поверх PCIe Gen 4, что фактически удваивает производительность до 32 ГБ / с. Он также вводит некоторые новые функции, такие как поддержка DMA и Atomics из ускорителя.

OpenCAPI

Технология, лежащая в основе OpenCAPI, регулируется Консорциум OpenCAPI, основанная в октябре 2016 г. AMD, Google, IBM, Mellanox и Микрон вместе с партнерами Nvidia, Hewlett Packard Enterprise, Dell EMC и Xilinx.[8]

OpenCAPI 3

OpenCAPI, ранее Новый CAPI или же CAPI 3.0, не накладывается поверх PCIe и поэтому не использует слоты PCIe. В процессоре IBM МОЩНОСТЬ9 он будет использовать Bluelink 25G Средство ввода / вывода, которое он разделяет с NVLink 2.0, максимальная скорость - 50 ГБ / с.[9] OpenCAPI не нуждается в блоке PSL (необходим для CAPI 1 и 2) в ускорителе, поскольку он не расположен поверх PCIe, а использует собственный протокол транзакций.[10]

OpenCAPI 4

Планируется для будущих чипов после выхода в свет POWER9.[11]

Последовательная присоединенная память

Технология микрочипов Память SMC 1000 OpenCapi описывается как «следующая разработка на рынке, использующая память с последовательным подключением».[12]

Смотрите также

Рекомендации

  1. ^ Агам Шах (17 декабря 2014 г.). «Новый Power8 от IBM вдвое увеличивает производительность чипа Watson». Компьютерный мир. Получено 17 декабря 2014.
  2. ^ «Подробное описание процессора IBM Power8 - 22-нм дизайн с 12 ядрами, 96 МБ кэш-памяти eDRAM L3 и тактовой частотой 4 ГГц». WCCFtech. Получено 17 декабря 2014.
  3. ^ М. Д. Сядус Сефат, Семих Аслан, Джеффри В. Келлингтон, Апан Касем (03.10.2019). «Ускорение точек доступа в глубоких нейронных сетях на ПЛИС на основе CAPI». IEEE.CS1 maint: несколько имен: список авторов (связь)
  4. ^ Представлен OpenCAPI: AMD, IBM, Google, Xilinx, Micron и Mellanox объединяют усилия в эпоху гетерогенных вычислений
  5. ^ Когерентный интерфейс ускорительного процессора (CAPI) для систем POWER8 - технический документ
  6. ^ а б Реконфигурируемые ускорители для больших данных и облака - RAW 2016
  7. ^ а б Открытие серверной шины для когерентного ускорения
  8. ^ Технические лидеры объединяются, чтобы реализовать новые проекты серверов облачного центра обработки данных для больших данных, машинного обучения, аналитики и других возникающих рабочих нагрузок
  9. ^ Big Blue стремится к небу с мощью9
  10. ^ OpenCAPI берет на себя PCIe и обещает 10-кратное улучшение
  11. ^ Стучели, Джефф (26 января 2017 г.). «Вебинар POWER9» (Запись видео / слайды). Виртуальная группа пользователей AIX. - Слайды (PDF) - Страница AIX VUG есть ссылки на слайды и видео
  12. ^ Патрик Кеннеди (5 августа 2019 г.), Microchip SMC 1000 для будущего с подключаемой последовательной памятью, Servethehome

внешняя ссылка