WikiDer > UNIVAC LARC

UNIVAC LARC
UNIVAC LARC в Ливерморе

В UNIVAC LARC, сокращение от Компьютер передовых исследований Ливермора, это универсальный компьютер разработан в соответствии с требованиями, опубликованными Эдвард Теллер чтобы бежать гидродинамический моделирование для ядерное оружие дизайн. Это был один из первых суперкомпьютеры.[1]

LARC поддерживается многопроцессорность с двумя Процессоры (называется Компьютерs) и ввод, вывод (I / O) Процессор (называемый Процессор). Были построены две машины LARC, первая поставлена ​​в Ливермор в июне 1960 г., а второй - ВМФ Модель бассейна Дэвида Тейлора. В обоих примерах было только одно Компьютер, поэтому многопроцессорные LARC никогда не создавались.[2]

Процессоры LARC смогли выполнить сложение примерно за 4 микросекунды, что соответствует скорости примерно 250 kIPS. Это делало его самым быстрым компьютером в мире до 1962 года, когда IBM 7030 взял титул. 7030 начался как IBMучастие в конкурсе LARC, но Теллер предпочел более простой Univac более рискованной конструкции IBM.

Описание

LARC представлял собой мэйнфрейм с десятичной системой счисления с 48 биты на слово. Он использовал двоично-десятичный кодированный десятичный арифметика с четырьмя битами на цифра, с учетом 11-значного числа со знаком. инструкции были длиной 48 бит, по одному на слово. Каждая цифра в машине имела одну бит четности за проверка ошибок, что означает, что каждое слово заняло 60 бит (48 бит для данных и 12 бит для проверка на четность). В базовой комплектации было 26 универсальных регистры и может быть расширен до 99 регистров общего назначения. Регистры общего назначения имели время доступа в одну микросекунду.

LARC весил около 115 000 фунтов (58 коротких тонн; 52 т).[3]

В базовой комплектации был один Компьютер а LARC можно расширить до мультипроцессора со вторым Компьютер.

В Процессор является независимым процессором (с другим набором инструкций из Компьютерс) и обеспечивает контроль от 12 до 24 магнитный барабан единиц хранения, от четырех до сорока UNISERVO II ленточные накопители, два электронных устройства записи страниц (35-миллиметровая пленочная камера, обращенная к электронно-лучевой трубке), один или два высокоскоростных принтера и устройство для чтения высокоскоростных перфокарт.

LARC использовал основная память банки по 2500 слов в каждом, по четыре банка в шкафу памяти. В базовой конфигурации было восемь банков ядра (два шкафа), 20 000 слов. Память может быть расширена до 39 банков ядра (десять шкафов с одним пустым банком), 97 500 слов. В основной памяти для каждой цифры имелся один бит четности для проверки ошибок, что давало 60 бит на слово памяти. Базовая память имела время доступа 8 микросекунды и время цикла 4 микросекунды. Каждый банк работал независимо и мог начать новый доступ в любом 4-микросекундном цикле, когда он еще не был занят. Путем правильного чередования обращений к разным банкам память может поддерживать эффективное время доступа в 4 микросекунды при каждом доступе (например, доступ с инструкциями в одном банке данных в другом).

Печатная плата LARC

Шина передачи данных, соединяющая два Компьютерs и Процессор чтобы основная память была мультиплексирована для максимизации пропускной способности; каждый 4-микросекундный цикл шины был разделен на восемь 500-наносекундных временных интервалов:

  1. Процессор - инструкции и данные
  2. Компьютер 1 - инструкция
  3. Компьютер 2 - данные
  4. Ввод / вывод DMA Синхронизатор - данные
  5. Не используется
  6. Компьютер 2 - инструкция
  7. Компьютер 1 - данные
  8. Ввод / вывод DMA Синхронизатор - данные

Система основной памяти применяет систему блокировок и приоритетов, чтобы избежать одновременного доступа к одному и тому же банку памяти несколькими секциями системы ( Компьютерс, Процессор, и ввод / вывод DMA Синхронизатору) без конфликтов или тупиковые ситуации. Банк памяти недоступен в течение одного 4-микросекундного цикла после обращения к любому разделу системы. Если в это время другой раздел пытается обратиться к тому же банку памяти, он блокируется и должен ждать, а затем повторите попытку в следующем 4-микросекундном цикле. Чтобы предотвратить взаимоблокировки и тайм-ауты в системе ввода-вывода, применяются следующие приоритеты:

  1. Ввод / вывод DMA Синхронизатор - наибольший
  2. Процессор
  3. Компьютерs - самый низкий

Если секция с более высоким приоритетом заблокирована в одном 4-микросекундном цикле, при повторной попытке в следующем 4-микросекундном цикле все секции с более низким приоритетом не смогут начать новый цикл в этом банке памяти до тех пор, пока секция с более высоким приоритетом не будет завершил доступ.

LARC был построен с использованием транзисторы с поверхностным барьером, которые уже были устаревшими к моменту поставки первой системы. LARC был очень быстрым компьютером для своего времени. Его время сложения составляло 4 микросекунды, время умножения составляло 8 микросекунд, а время деления составляло 28 микросекунд. Это был самый быстрый компьютер в 1960–1961 годах, пока IBM 7030 взял титул.

Смотрите также

Рекомендации

  1. ^ Remington Rand Univac LARC
  2. ^ Джордж Грей (март 1999 г.). "Некоторые транзисторные компьютеры Берроуза". Информационный бюллетень Unisys History. Vol. 3 шт. 1. Архивировано из оригинал 1 октября 2016 г.
  3. ^ Вейк, Мартин Х. (март 1961 г.). «УНИВАК ЛАРК». ed-thelen.org. Третий обзор отечественных электронных цифровых вычислительных систем.

дальнейшее чтение

внешняя ссылка

Записи
Предшествует
IBM 7090		 Самый мощный компьютер в мире
1960–1961		Преемник
IBM 7030 Stretch