WikiDer > Verilog

Verilog ist ein Hardwarebeschreibungssprache (HDL) und wird zur Modellierung elektronischer Systeme verwendet. Verilog ist standardisiert als IEEE 1364 und wird hauptsächlich bei der Konstruktion und Überprüfung von digitale Schaltungen auf der Abstraktionsebene der Registerübertragung. Es wird auch bei der Überprüfung von verwendet analoge Schaltungen und Mixed-Signal-Schaltungen.

Beispiel

Ein kurzer Hallo Welt-Programm sieht aus wie das:

ModulMain;Initialeloslegen$anzeige("Hallo Welt!");$beenden;EndeEndmodul

Dies ist eine einfache Beschreibung von zwei Flip Flops:

ModulHöchststufe(Uhr,zurücksetzen);EingangUhr;Eingangzurücksetzen;regflop1;regflop2;immer@(gestelltzurücksetzenodergestelltUhr)wenn(zurücksetzen)loslegenflop1<=0;flop2<=1;Endesonstloslegenflop1<=flop2;flop2<=flop1;EndeEndmodul

Der Operator "<=" in Verilog entsteht dadurch, dass es sich um eine Hardwarebeschreibungssprache und nicht um eine gewöhnliche prozedurale Programmiersprache handelt. Dieser Operator setzt eine "nicht-blockierende" ZuweisungDas Ergebnis dieser Zuweisung ist erst beim nächsten Simulationszyklus sichtbar. Dadurch ist die Reihenfolge der Zuweisungen unwichtig und das Simulationsergebnis wird immer gleich sein. Die beiden Flip-Flops tauschen ihre Werte bei jedem Taktzyklus .

Der andere Zuweisungsoperator ist "=" und stellt eine blockierende Zuweisung dar. Bei dieser Art der Zuweisung wird der Wert des linken Elements sofort angepasst. Würde im obigen Beispiel der blockierende "="-Operator verwendet, würden die Werte von flop1 und flop2 nicht vertauscht. Stattdessen würde der Wert von Flop1 genau wie in einer traditionellen Programmiersprache gleich Flop 2.