WikiDer > IEEE 1164

IEEE 1164

В IEEE 1164 стандарт (Многозначная логическая система для взаимодействия моделей VHDL) - технический стандарт, опубликованный IEEE в 1993 году. Он описывает определения логических значений, которые будут использоваться в автоматизации проектирования электронных устройств, для VHDL язык описания оборудования.[1] Он был спонсирован Комитет по стандартам автоматизации проектирования из Институт инженеров по электротехнике и электронике (IEEE). Усилия по стандартизации были основаны на пожертвовании Synopsys Объявление типа МВЛ-9.

Первичный тип данных std_ulogic (стандартная неразрешенная логика) состоит из девяти символьных литералов в следующем порядке:[2]

ХарактерЦенить
'U'неинициализированный
'ИКС'сильный драйв, неизвестное логическое значение
'0'сильный драйв, логический ноль
'1'сильный драйв, логика один
'Z'высокий импеданс
'W'слабый привод, неизвестное логическое значение
'L'слабый привод, логический ноль
'ЧАС'слабый драйв, логика один
'-'все равно

Эта система продвигала полезный набор логических значений, которые типичные схемы логики CMOS могли реализовать в подавляющем большинстве ситуаций моделирования. В 'Z' буквально делает буфер с тремя состояниями логика простая. В 'ЧАС' и 'L' слабые диски позволяют проводное И и проводное ИЛИ логика. Кроме того, 'U' state - это значение по умолчанию для всех объявлений объектов, так что во время моделирования неинициализированные значения легко обнаруживаются и, следовательно, при необходимости легко исправляются.

В VHDL, разработчик оборудования делает объявления видимыми с помощью следующих библиотека и использовать заявления:

библиотека IEEE;использовать IEEE.std_logic_1164.все;

Использование значений в моделировании

Использование 'U'

Много язык описания оборудования (HDL) инструменты моделирования, такие как Verilog и VHDL, поддержите неизвестное значение, подобное показанному выше, во время моделирования цифровая электроника. Неизвестное значение может быть результатом ошибки проектирования, которую разработчик может исправить перед синтезом в реальную схему. Неизвестное также представляет собой неинициализированные значения памяти и входные данные схемы до того, как моделирование подтвердит, каким должно быть реальное входное значение.

Инструменты синтеза HDL обычно создают схемы, которые работают только с двоичной логикой.

Использование '-'

При проектировании цифровой схемы некоторые условия могут выходить за рамки цели, которую она будет выполнять. Таким образом, дизайнеру все равно, что происходит в этих условиях. Кроме того, возникает ситуация, когда входы схемы маскируются другими сигналами, поэтому значение этого входа не влияет на поведение схемы.

В этих ситуациях традиционно используют 'ИКС' в качестве заполнителя, чтобы указать "Все равно"при построении таблиц истинности, но VHDL использует -. "Плевать" особенно часто в Государственный аппарат дизайн и Карта Карно упрощение. В '-' ценности обеспечивают дополнительные степени свободы к окончательной конструкции схемы, что обычно приводит к упрощенной и меньшей схеме.[3]

После завершения проектирования схемы и построения реальной схемы '-' ценностей больше не будет. Они станут осязаемыми '0' или '1' значение, но может быть любым в зависимости от окончательной оптимизации дизайна.

Использование 'Z'

Некоторые цифровые устройства поддерживают форму логика с тремя состояниями только на их выходах. Три состояния: «0», «1» и «Z».

Обычно упоминается как трехсторонний [4] логика (торговая марка National Semiconductor), он состоит из обычных истинных и ложных состояний, с третьим прозрачный высокий импеданс состояние (или «выключенное состояние»), которое эффективно отключает логический выход. Это обеспечивает эффективный способ подключения нескольких логических выходов к одному входу, где все, кроме одного, переводятся в состояние высокого импеданса, позволяя оставшемуся выходу работать в обычном двоичном смысле. Обычно это используется для подключения банков компьютерной памяти и других подобных устройств к общему шина данных; большое количество устройств может обмениваться данными по одному и тому же каналу, просто гарантируя, что одновременно будет задействовано только одно.

В то время как выходы могут иметь одно из трех состояний, входы могут распознавать только два. Хотя можно было бы утверждать, что состояние с высоким импедансом фактически «неизвестно», в большинстве электронных устройств нет положений, позволяющих интерпретировать состояние с высоким импедансом как состояние само по себе. Входы могут определять только «0» и «1».

Когда цифровой вход остается отключенным, цифровое значение, интерпретируемое входом, зависит от типа используемой технологии. TTL технология надежно по умолчанию перейдет в состояние «1». С другой стороны, CMOS технология временно сохранит предыдущее состояние, отображаемое на этом входе (из-за емкость входа ворот). Со временем ток утечки заставляет вход CMOS дрейфовать в случайном направлении, что может привести к изменению состояния входа. Отключенные входы на устройствах CMOS могут забирать шум, они могут вызвать колебаниеток питания может резко возрасти (мощность лома) или устройство может полностью разрушиться.

Смотрите также

Рекомендации

  1. ^ «IEEE 1164-1993 - Стандартная многозначная логическая система IEEE для взаимодействия моделей VHDL (Std_logic_1164)». standard.ieee.org. Получено 25 сентября 2018.
  2. ^ «VHDL и логический синтез». Получено 22 января 2010.
  3. ^ Вакерли, Джон Ф (2001). Принципы и методы цифрового дизайна. Прентис Холл. ISBN 0-13-090772-3.
  4. ^ National Semiconductor (1993), Книга данных LS TTL, National Semiconductor Corporation, архив из оригинал 9 февраля 2006 г., получено 19 января 2020
  • 1164-1993 - Стандартная многозначная логическая система IEEE для взаимодействия моделей VHDL (Stdlogic1164). 1993. Дои:10.1109 / IEEESTD.1993.115571. ISBN 0-7381-0991-6.
  • Д. Майкл Миллер; Митчелл А. Торнтон (2008). Многозначная логика: концепции и представления. Синтез лекций по цифровым схемам и системам. 12. Издательство Morgan & Claypool. ISBN 978-1-59829-190-2.